LabVIEW FPGA里实现延迟线TDC比较麻烦，需要手动例化进位链，我最后是用VHDL写了一个模块，通过组件级IP导入到LabVIEW FPGA中。 这样既利用了VHDL对底层资源的精细控制，又保留了LabVIEW FPGA的系统集成能力。

这套玩法适合谁？手头 LabVIEW 项目里有数据存档需求的开发者，尤其是做测试台架、设备上位机、数据采集系统的，也包括刚上手 LabVIEW 想找一个结构化存储思路的新手。读完你就能明白 LabVIEW 转 XML 的原理、Flatten To XML 和 Unflatten From XML 这对函数的正确用法，以及那些只有真跑过才会遇到的坑。

Since you’re reading Hackaday, we’re pretty sure CERN needs no introduction, so we’ll get right to it– they’re giving back again, this time with a VHDL library called “colibri” containing over 100 ...

FabSceneは新しいものづくりの現場と文化を発信するWebメディアです。ハードウェア開発や3Dプリント、オープンソースハードウェア、個人による趣味の電子工作からスタートアップやディープ ...

[导读]本项目展示了如何从 Digilent Arty Z7 FPGA 板的 XADC 获取模拟数据，并在运行于 Windows 电脑上的 LabVIEW 中显示。FPGA 与 LabVIEW 之间的通信通过自定义硬件接口实现，可实时可视化模拟输入信号。

The takeaway: Game Boy enthusiasts with physical cartridge libraries who are unwilling to pay $240 for an Analogue Pocket might want to consider the recently launched FPGB Mini. Although it isn't ...